디지털 회로설계 엔지니어 고태훈

Education

2020.03-2026.02

B.S. in Electronics and Avionics Engineering

Korea Areospace University

Magna Cum Laude

Experience

2026.03.06

Softme^x: Lightweight Softmax Compute Engines Based on Exponentiation Units

Paper

IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems

Published in IEEE TCAD (SCIE, IF: 2.9)

Contributions

co-first author, Circuits & Systems Lab at KAU

Achievements

- 기존 SOTA 대비 면적 효율성(Area Efficiency) 4.4배 향상 달성

- 최대값 계산, 나눗셈, 로그 연산 없는 근사화 기반 소프트맥스 함수 연산 장치

- Exponentiation Unit 최적화를 통한 연산 정밀도 및 속도 Trade-off 개선

- Verilog HDL을 이용한 설계 및 FPGA(Xilinx) 환경에서의 실시간 하드웨어 검증 완료

2024.07-2026.03

Circuits & Systems Lab, KAU

Undergraduate Research Assistant (URA)

역할: C/RTL Design, FXP16 Quantization, Integration of PS-PL System, Verification & Automation

연구 키워드

Micro-architecture design, Verilog HDL, Test bench simulation, FPGA on-chip verification & automation

연구 활동

- Target: (1) Matrix Multiplication, (2) Softmax

- Python/C 기반 BERT Model을 FXP16으로 양자화 구현 및 검증

- Zynq7000 SoC(PS)와 PL 간 통신을 기반 연산 가속기 설계

- GLUE benchmark evaluation: Python, Shell script를 이용한 검증 자동화

- Target (2) Softmax에 대해 모듈, 신호 통합 등 PPA 최적화

- IEEE TCAD 논문 게재 및 특허 출원

2025.06

트랜스포머 모델 추론을 위한 HW/SW 통합 설계 및 구현

한국항공대학교

- AI Capstone Design & 학부 졸업 논문

- BERT 추론에 대한 HW/SW 통합 시스템 설계

- 행렬곱, 소프트맥스를 FPGA의 PL로 오프로드하고 나머지 연산은 PS에서 처리

- HLS IP Synthesis를 이용한 Softmax IP 설계

- AXI4-lite로 DMA Control, AXI4-Stream Burst 통신

2025.05

근사화 기반의 소프트맥스 함수 연산 장치 및 방법

국내 특허 출원

- 소프트맥스 연산의 하드웨어 복잡도를 줄이기 위한 알고리즘

- 최대값 계산, 나눗셈 점화식 형태로 누적 값 갱신

- 나눗셈, 로그 연산 없이 테일러 급수 기반 근사한 지수 연산만으로 동작

2024.06

ICT 창업 메이커톤 최우수상

한국항공대학교

동아리방 출입 관리 플랫폼 및 전용 도어락 설계·연동

Skills

VerilogHDL

85^%

C/C++

85^%

SystemVerilog

60^%

Python

85%

HLS

50%

Script / Automation

70%

MS Office / Visio

70%

English Skills

Speaking

70%

Listening

85%

Writing

85%

Reading

85%

Projects

2024.09-2025.06

온디바이스 AI 추론을 위한 HW/SW 통합 시스템 설계

[전공] AI Capstone Design

역할 : PS-PL 통합 시스템 설계 및 검증, FPGA 기반 가속기 설계 및 구현

핵심 내용 : 회원 관리 및 SNS 로그인, 상품 리스트 확인, 상품 상세 정보 확인, 예약 관리, 결제

2025.05-2025.06

TG 디지털 뉴런 설계

[전공] VLSI시스템

역할 : 모델 End-to-End검증, 파형 및 노이즈 분석, CSA 설계 및 검증

핵심 내용 : LTSPICE 활용 TG 기반 8bit summer, F/F, ReLU 설계 및 Critical Path 최적화

2024.11-2024.12

Bare-metal 폭발 감지 시스템

[전공] 전자HW설계

역할 : 전체 시스템 설계 및 검증, 최적화, 데모

핵심 내용 : De1-SoC 베어메탈 환경에서 Soft CPU 기반 Sensor-to-Actuator 임베디드 시스템 구현 및 펌웨어를 통해 Low-Level HW와 외부 HW 컴포넌트 제어

2024.05-2024.06

16bit Pipelined CPU 설계

[전공] 마이크로프로세서

역할 : CPU 설계 및 검증(1인)

핵심 내용 : Intel MAX 10 기반 ARM 16bit 5Stage Pipelined CPU 설계, Forwarding/Stall/Flush 로직 구현으로 Hazard 처리

2021.11-2021.12

디지털 시계 및 초음파 거리 감지기 설계

[전공] 디지털 시스템 설계

역할 : FSM 기반 모듈의 기능 분리 및 제어 구현/ 초음파 센서, VGA 컨트롤/ 스톱워치와 타이머 기능 설계

핵심 내용 : DE10-Lite 기반 Peripheral을 이용해 현재 시간, 타이머, 스톱워치, 알람 기능, 초음파 거리 감지 후 VGA 디스플레이 기능 구현(Counter, Debouncing Unit 등의 모듈을 설계)

2020.11-2020.12

라인트레이서 설계

[전공] 기초공학설계

역할 : 차량 제어 임베디드 시스템 설계 및 검증

핵심 내용 : Sensor(적외선)-to-Actuator(모터, 부저) 임베디드 시스템 구현, 시험 주행 경로를 인식 후 출발/가속/감속/정지/회전/멜로디 출력 등의 임무를 수행

고태훈

I'm a

About

About Me

Education

B.S. in Electronics and Avionics Engineering

Experience

Softmex: Lightweight Softmax Compute Engines Based on Exponentiation Units

Circuits & Systems Lab, KAU

트랜스포머 모델 추론을 위한 HW/SW 통합 설계 및 구현

근사화 기반의 소프트맥스 함수 연산 장치 및 방법

ICT 창업 메이커톤 최우수상

Skills

VerilogHDL

C/C++

SystemVerilog

Python

HLS

Script / Automation

MS Office / Visio

English Skills

Speaking

Listening

Writing

Reading

Projects

온디바이스 AI 추론을 위한 HW/SW 통합 시스템 설계

TG 디지털 뉴런 설계

Bare-metal 폭발 감지 시스템

16bit Pipelined CPU 설계

디지털 시계 및 초음파 거리 감지기 설계

라인트레이서 설계

Blog

My Blog

Daily Semicon Insights

FPGA Study

Blog Home

함께할 회사를 찾는 중 입니다.

Contact

Contact Me

Contact Number

Email Address

LinkedIn

GitHub

Softme^x: Lightweight Softmax Compute Engines Based on Exponentiation Units